Rio444, на каком языке (AHDL, VHDL, Verilog) лучше (или проще) написать прошивку для CPLD?
Rio444, на каком языке (AHDL, VHDL, Verilog) лучше (или проще) написать прошивку для CPLD?
На любом удобном. Лично я считаю, что Verilog попроще будет. Можно так же тупо схемным вводом.
gen1971, Смотря какой Вам ближе - Си или Паскаль.
Verilog сделан "по мотивам" Си, VHDL - "по мотивам" Паскаля.
По сути это одно и то же.
AHDL, насколько знаю, не получил распространения.
P.S. Почитал про AHDL.
Особых преимуществ не увидел. Поэтому рекомендовать бы не стал.
Из-за большей распространенности Verilog и VHDL по ним будет проще нагуглить ответы на возникающие вопросы.
Последний раз редактировалось Rio444; 18.05.2024 в 19:42.
Мне одинаково близки схемный ввод, Си, Паскаль, Ассемблер (где-то читал что AHDL можно с ним сравнить), поэтому и затрудняюсь с выбором первого языка для CPLD.
Приедут чипы, начну пробовать, а там видно будет.
Наоборот. Я паскалист - верилог мне проще. Но если копнуть глубже, то у верилога действительно обязательной писанины меньше.Сообщение от Rio444
Это так кажется.
На простых проектах и если не надо много править проект, то схемный будет проще.
На сколько-нибудь сложных проектах запаритесь перерисовывать, вместо того, чтобы пару строк отредактировать.
Тогда Verilog.
VHDL я только "читаю со словарём". Особо не могу подсказать.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Все логично. Учту ваши с HardWareMan, рекомендации.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
